SystemVerilog définition

SystemVerilog

SystemVerilog est un langage de description et de vérification de matériel basé sur Verilog.
Trouvé sur https://fr.wikipedia.org/wiki/SystemVerilog

---